LICENSE
MANIFEST.in
README.md
setup.py
pythondata_cpu_marocchino/__init__.py
pythondata_cpu_marocchino.egg-info/PKG-INFO
pythondata_cpu_marocchino.egg-info/SOURCES.txt
pythondata_cpu_marocchino.egg-info/dependency_links.txt
pythondata_cpu_marocchino.egg-info/not-zip-safe
pythondata_cpu_marocchino.egg-info/top_level.txt
pythondata_cpu_marocchino/verilog/.travis.yml
pythondata_cpu_marocchino/verilog/Jenkinsfile
pythondata_cpu_marocchino/verilog/LICENSE
pythondata_cpu_marocchino/verilog/README.md
pythondata_cpu_marocchino/verilog/or1k_marocchino.core
pythondata_cpu_marocchino/verilog/.travis/run-or1k-tests.sh
pythondata_cpu_marocchino/verilog/.travis/run-verilator.sh
pythondata_cpu_marocchino/verilog/.travis/test.sh
pythondata_cpu_marocchino/verilog/bench/verilog/or1k_marocchino_monitor.v
pythondata_cpu_marocchino/verilog/bench/verilog/or1k_marocchino_traceport_monitor.v
pythondata_cpu_marocchino/verilog/doc/readme/fp_comparisons_table.odt
pythondata_cpu_marocchino/verilog/doc/readme/marrochino_1_goal.txt
pythondata_cpu_marocchino/verilog/doc/readme/marrochino_2_status.txt
pythondata_cpu_marocchino/verilog/doc/readme/marrochino_3_how_to.txt
pythondata_cpu_marocchino/verilog/rtl/verilog/or1k_cfgrs.v
pythondata_cpu_marocchino/verilog/rtl/verilog/or1k_defines.v
pythondata_cpu_marocchino/verilog/rtl/verilog/or1k_dpram_en_w1st.v
pythondata_cpu_marocchino/verilog/rtl/verilog/or1k_marocchino_bus_if_wb32.v
pythondata_cpu_marocchino/verilog/rtl/verilog/or1k_marocchino_cache_lru.v
pythondata_cpu_marocchino/verilog/rtl/verilog/or1k_marocchino_cpu.v
pythondata_cpu_marocchino/verilog/rtl/verilog/or1k_marocchino_ctrl.v
pythondata_cpu_marocchino/verilog/rtl/verilog/or1k_marocchino_dcache.v
pythondata_cpu_marocchino/verilog/rtl/verilog/or1k_marocchino_decode.v
pythondata_cpu_marocchino/verilog/rtl/verilog/or1k_marocchino_dmmu.v
pythondata_cpu_marocchino/verilog/rtl/verilog/or1k_marocchino_fetch.v
pythondata_cpu_marocchino/verilog/rtl/verilog/or1k_marocchino_icache.v
pythondata_cpu_marocchino/verilog/rtl/verilog/or1k_marocchino_immu.v
pythondata_cpu_marocchino/verilog/rtl/verilog/or1k_marocchino_int_1clk.v
pythondata_cpu_marocchino/verilog/rtl/verilog/or1k_marocchino_int_div.v
pythondata_cpu_marocchino/verilog/rtl/verilog/or1k_marocchino_int_mul.v
pythondata_cpu_marocchino/verilog/rtl/verilog/or1k_marocchino_lsu.v
pythondata_cpu_marocchino/verilog/rtl/verilog/or1k_marocchino_ocb.v
pythondata_cpu_marocchino/verilog/rtl/verilog/or1k_marocchino_oman.v
pythondata_cpu_marocchino/verilog/rtl/verilog/or1k_marocchino_pic.v
pythondata_cpu_marocchino/verilog/rtl/verilog/or1k_marocchino_rat_cell.v
pythondata_cpu_marocchino/verilog/rtl/verilog/or1k_marocchino_rf.v
pythondata_cpu_marocchino/verilog/rtl/verilog/or1k_marocchino_rsrvs.v
pythondata_cpu_marocchino/verilog/rtl/verilog/or1k_marocchino_ticktimer.v
pythondata_cpu_marocchino/verilog/rtl/verilog/or1k_marocchino_top.v
pythondata_cpu_marocchino/verilog/rtl/verilog/or1k_spram_en_w1st.v
pythondata_cpu_marocchino/verilog/rtl/verilog/or1k_sprs.v
pythondata_cpu_marocchino/verilog/rtl/verilog/or1k_utils.vh
pythondata_cpu_marocchino/verilog/rtl/verilog/pfpu_marocchino/pfpu_marocchino_addsub.v
pythondata_cpu_marocchino/verilog/rtl/verilog/pfpu_marocchino/pfpu_marocchino_cmp.v
pythondata_cpu_marocchino/verilog/rtl/verilog/pfpu_marocchino/pfpu_marocchino_div.v
pythondata_cpu_marocchino/verilog/rtl/verilog/pfpu_marocchino/pfpu_marocchino_f2i.v
pythondata_cpu_marocchino/verilog/rtl/verilog/pfpu_marocchino/pfpu_marocchino_i2f.v
pythondata_cpu_marocchino/verilog/rtl/verilog/pfpu_marocchino/pfpu_marocchino_mul.v
pythondata_cpu_marocchino/verilog/rtl/verilog/pfpu_marocchino/pfpu_marocchino_muldiv.v
pythondata_cpu_marocchino/verilog/rtl/verilog/pfpu_marocchino/pfpu_marocchino_rnd.v
pythondata_cpu_marocchino/verilog/rtl/verilog/pfpu_marocchino/pfpu_marocchino_top.v